YADRO ASIC+RTL+FPGA MEETUP: от верификации до запуска тестов

info
date
02/03/2024
time
11:00; // сбор гостей с 10:00
address
МИНСК, ПРОСТРАНСТВО «beton»
Молодежная
Offline
Registration completed
Online
Registration completed
Митап завершен!
Подпишитесь на наши новости, чтобы первым узнавать о новых митапах и других событиях:

О митапе

2 марта в Минске и онлайне пройдет встреча для тех, кто занимается проектированием «железа»: FPGA-, ASIC- и RTL-инженеров.

Своим опытом поделятся ведущие инженеры и руководители команд, которые разрабатывают системы на кристалле в YADRO. Обсудим итеративную сборку проектов и имплементацию дизайнов на ПЛИС, подходы к верификации, систему бронирования и запуска тестов на сотнях стендов за раз. В процессе прервемся на обед, а завершим митап дискуссией о вызовах функциональной верификации в условиях тотальных ограничений, которую поможет провести лидер сообщества FPGA-Systems Михаил Коробков.

Программа

11:10
session
topic

Системная разработка и функциональная верификация систем на кристалле

program

Системные программисты решают много интересных и амбициозных задач в маршруте проектирования систем на кристалле. В докладе рассмотрим жизненный цикл SW разработки для решения задач верификации систем на кристалле. Поговорим про практические инструменты и подходы, применяемые в данной области.

Доклад будет интересен системным программистам, которые хотят узнать, как устроена разработка при проектировании современных чипов.

Дмитрий Кишко
Дмитрий Кишко
Руководитель группы функциональной верификации и валидации в YADRO
11:40
session
topic

Итеративная сборка проектов ПЛИС

program

Вы узнаете, что такое итеративная сборка, какими средствами ее можно проводить и какие преимущества ее применение дает разработчику ПЛИС. Константин покажет одну редкую, но очень полезную утилиту, о которой редко вспоминают даже опытные разработчики, и представит элегантное решение для организации итеративной сборки.

Константин Павлов
Константин Павлов
Старший инженер по разработке СнК в YADRO
12:20
session
topic

Путь от одной FPGA-платы до полноценной системы автоматизации тестирования

program

Из доклада вы узнаете, как перезаливы образов в процессе выполнения тестов и другие проблемы привели к идее автоматизировать подход к бронированию стендов. Анатолий расскажет, как работает система автоматизации тестирования для лаборатории на 500 стендов и несколько миллионов тестов, а также почему его команда отказалась от существующих на рынке решений. И, конечно, о «граблях», на которые довелось наступить в процессе разработки, и планах по развитию системы, которая уже используется во многих дивизионах YADRO.

Анатолий Вильдеманов
Анатолий Вильдеманов
Ведущий инженер по разработке СнК в YADRO
14:00
session
topic

Маршрут функциональной верификации цифрового дизайна

program

Когда речь идет о верификации, сразу представляется фреймворк UVM. Однако UVM не равен верификации: полный маршрут, принятый в индустрии, включает также важные этапы планирования верификации и ее окончание.

Именно на них Михаил сделает упор в своем докладе. На основе своего опыта он расскажет о подходе к организации работ по верификации, который может быть использован в качестве примера для ваших проектов.

Конечно, в докладе будет затронут UVM и его применение: посмотрим на подход к разработке модульного окружения для переиспользования его на системном уровне и приемы, которые позволяют упростить написание тестового окружения и ускорить моделирование. Также Михаил кратко расскажет о набирающем популярность фреймворке Cocotb и надстройке над ним — PyUVM.

Михаил Барских
Михаил Барских
Руководитель отдела верификации в YADRO
14:40
session
topic

Как построить ПЛИС-кластер для прототипирования и верификации разработок

program

Прототипирование на ПЛИС-кластерах часто применяется в индустрии для отладки разработок. Я расскажу о том, как можно построить такой кластер для прототипирования и верификации. Расскажу о подходах, которые часто применяются, рассмотрю существующие коммерческие решения и оценю производительность, которую можно получить.

Анатолий Лернер
Анатолий Лернер
Инженер по разработке СнК в YADRO
15:50
session
topic

Панельная дискуссия «Вызовы функциональной верификации в условиях тотальных ограничений»

program

Ограничение на использование проприетарных решений со стороны большой тройки затрудняет разработку и верификацию современных систем на кристалле. Однако без доступа к отдельным инструментам нормальная разработка невозможна: верификация не сводится к анализу кода и симуляции, она обязательно содержит этапы прототипирования на ПЛИС и эмуляции.

В рамках дискуссии с гостями митапа обсудим ограничения, с которыми приходится мириться в рамках запрета экспорта инструментов. Уделим время открытым маршрутам проектирования и верификации, а также постараемся определить те их этапы, где бесплатные решения могут частично или полностью заменить проприетарные.

Михаил Коробков
Михаил Коробков
К.т.н., вождь сообщества FPGA-Systems
Александр Огурцов
Александр Огурцов
Руководитель направления FPGA-прототипирования в YADRO
Андрей Куян
Андрей Куян
Руководитель группы разработки системного ПО в YADRO

FAQ

Мероприятие бесплатное?

Да, все так. Мы не просим денег за вход, еду или любые другие расходы.

Будет ли трансляция и онлайн-участие?

Да. Чтобы получить ссылку на трансляцию, нужно зарегистрироваться как онлайн-участник.

Будет ли запись митапа?

Да, мы выложим ролики на YouTube-канале «Истовый инженер». Подпишись на канал, чтобы не пропустить.

Организаторы

Партнеры